Intel Core2 Duo und Core2 Extreme - 4/18
24.07.2006 by doelf
Der komplette Artikel als Druckversion

Intel hat die wichtigsten Neuerungen der Core Mikroarchitektur mit fünf Schlagworten versehen, welche wir auf dieser und der folgenden Seite näher beleuchten wollen:

Wide Dynamic Execution
Unter dem Namen "Dynamic Execution" faßte Intel beim Pentium III verschiedene Techniken zusammen, die zum Teil schon mit dem Pentium Pro eingeführt worden waren. Diese Techniken wurden für die Netburst Architektur in Form der "Advanced Dynamic Execution" auf die lange Pipeline optimiert. Wir wollen an dieser Stelle vier Begriffe erklären, die eine moderne Prozessorarchitektur prägen:

• "Data Flow Analysis" dient dazu, den Ablauf des Programmcodes zu optimieren und findet normalerweise im Compiler statt. Doch auch die CPU kann den Programmcode analysieren und - sofern die einzelnen Befehle nicht von einander abhängig sind - umstrukturieren, um eine effizientere Ausführung zu erzielen.
  
  
• "Speculative Execution" bezeichnet das vorausschauende Arbeiten der CPU. Ist der Prozessor nicht vollständig ausgelastet, analysiert er die folgenden Arbeitsschritte der in Ausführung befindlichen Programme, um den wahrscheinlichsten Verarbeitungsweg zu finden. Diese Spekulationen werden zwischengespeichert und die zutreffenden Ergebnisse bei der Ausführung abgerufen, während die unpassenden verworfen werden.
  
  
• "Out Of Order Execution" ist die Fähigkeit des Prozessors, den Ablauf der eingehenden Befehle umzustellen, um die Pipelines effizienter auslasten zu können. Dies funktioniert natürlich nur dann, wenn die Befehle nicht voneinander abhängig sind.
  
  
• "Super Scalar" beschreibt eine Rechnerarchitektur, die in der Lage ist, mehrere Befehle zeitgleich bearbeiten zu können. Es wird also die Zahl der pro Taktzyklus bearbeiteten Befehle (Instructions per Cycle) erhöht. Dabei weist der Dispatcher des Prozessors die Befehle parallel arbeitenden Funktionseinheiten zu. Skalare Architekturen sind hingegen nur in der Lage, einen einzelnen Befehl pro Taktzylus zu verarbeiten.

Während alle Intel Prozessoren vom Pentium Pro über den Pentium 4 und D bis zum Pentium M (und auch AMDs Athlon und Athlon 64) ein dreifach superskalares Design verwenden, arbeiten die CPUs der Core Mikroarchitektur mit einem vierfach superskalarem Design. Doch Intel begnügt sich nicht mit einer vierfach superskalaren Architektur, sondern kann sogar bis zu fünf Befehle pro Taktzyklus bearbeiten. Denn während bisherige Architekturen jeden Befehl einzeln decoden und danach ausführen, beherrschen die Prozessoren der Core Mikroarchitektur eine Funktion namens "Macrofusion". Typische x86-Befehlsfolgen (Macro-Ops) können mit Macrofusion zu einer einzelnen internen Instruktion (Micro-Op) zusammengefaßt werden.

Fotostrecke mit weiteren und größeren Fotos...

Während der x86-Programmcode aus komplexen Instruktionen (CISC = Complex Instruction Set Computing) - also den Macro-Ops - besteht, werden diese zur internen Verarbeitung in einfache Strukturen aufgebrochen. Dabei handelt es sich um die RISC-ähnlichen (Reduced Instruction Set Computing) Micro-Ops. Diese Micro-Ops gehen dann zur weiteren Verarbeitung in die Pipeline des Prozessors. An dieser Stelle greift nun die "Mikro-Op Fusion", die aus der selben Macro-Op stammende Micro-Ops zusammenfassen kann und somit zu einer weiteren Effizienzsteigerung beiträgt.

Da Conroe und Allendale zwei Prozessorkerne besitzen, verdoppeln sich auch alle zuvor getroffenen Aussagen. Jeder Kern kann vier Befehle pro Taktzylkus ausführen, das ergibt zusammen acht. Eine CPU mit vier Kernen käme demnach auf sechszehn Befehle pro Taktzyklus - und diese Quad-Cores werden uns Ende 2006 sicherlich noch näher beschäftigen!

Intelligent Power Capability
Das Erbe des Pentium M ist natürlich insbesondere in Hinblick auf die Stromsparfunktionen offensichtlich. Die Prozessoren der Core Mikroarchitektur sind in der Lage, nicht benötigte Logik-Baugruppen abzuschalten, um Energie zu sparen. Hierzu gehören beispielsweise Teile des Caches. Auch die Busse und Arrays wurden unterteilt ("split"), um diese teilweise abschalten zu können, wenn sie nicht vollständig benötigt werden. Ein Problem bei solchen Stromsparfunktionen sind die Einschlaf- und Aufwachphasen, die sich nicht negativ auf die Reaktionsgeschwindigkeit der CPU auswirken dürfen. Intel bewerkstelligt das Ein- und Ausschalten innerhalb eines Taktzyklus, weshalb es kaum zu Auswirkungen auf die CPU-Leistung kommen sollte.

Zudem verfügen auch Allendale und Conroe über Intels SpeedStep Technologie, welche die Kerne abhängig vom Lastzustand taktet oder gar in verschiedene Ruhezustände versetzt. Mit der Taktrate wird natürlich auch die CPU-Spannung abgesenkt. Eine Reihe von Temperatursensoren wurde von Intel an den Hotspots der Kernes verteilt. Diese achten darauf, daß sich die CPU nicht zu stark aufheizt und reduzieren im Falle einer Überhitzung ebenfalls den Prozessortakt.