![]() |
||
![]()
|
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||
![]() |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
![]() |
Intel Core 2 Extreme QX9650: Der 45 nm Yorkfield im Praxistest - 6/19
Smart Memory Access Eine Limitierung der Out Of Order Execution ist, dass die Befehle zwar in einer optimierten Reihenfolge ausgeführt werden, die CPU aber nur bedingt erkennen kann, welche Befehle zusammenhängen und welche nicht. Wenn die Zieladresse eines Lese- oder Schreibzugriffes noch nicht bekannt ist, kann keine Optimierung der Befehle vorgenommen werden, da die Gefahr besteht, dass Daten gelesen werden bevor sie überhaupt geschrieben wurden. Um unnötige Wartezyklen zu vermeiden, wäre es allerdings erstrebenswert, die Lesezugriffe vorzuziehen. Doch wie soll der Prozessor erkennen, welche Zugriffe voneinander abhängig sind und welche nicht? Intel nennt die Lösung "Memory Disambiguation". Diese Technologie wägt anhand intelligenter Algorithmen ab, ob die Lesezugriffe von den Schreibzugriffen abhängig sind oder nicht. Danach werden die Zugriffe mit der höchst möglichen Parallelisierung ausgeführt. Sollte sich zeigen, dass der Prozessor falsch spekuliert hat, werden die fehlerhaften Daten neu geladen und die Datenkohärenz bleibt erhalten. Das folgende Beispiel zeigt, wie der Lesevorgang 4 vorgezogen und zuerst ausgeführt wird:
Zudem besitzen die Prozessoren der Core Mikroarchitektur "Advanced Prefetcher", welche Daten in den Cache laden, bevor diese benötigt werden. Dadurch läd die CPU die Daten vermehrt aus dem Cache, statt sie aus dem Speicher holen zu müssen. Da der Yorkfield über 12 MByte L2-Cache verfügt, kann diese Technik die wahren Latenzen der Speicherzugriffe verwischen oder - wie Intel es formuliert - verstecken. Intel verwendet zwei Daten-Prefetcher pro L1-Cache sowie zwei weitere pro L2-Cache, hinzu kommen insgesamt vier Befehls-Prefetcher, also einer je Kern.
Advanced Smart Cache
Da sich der Yorkfield wie sein 65 nm Vorgänger Kentsfield aus zwei Doppelkernen zusammensetzt, profitieren nur die Kerne, welche einen gemeinsamen L2-Cache besitzen, von dieser Strategie. Wird die Last ungünstig verteilt, machen sich hingegen die genannten Nachteile bemerkbar und der Prozessor wird ausgebremst. Im Gegensatz zum L2-Cache verfügen die vier CPU-Kerne auch weiterhin über einen eigenen L1-Cache. Dieser setzt sich jeweils aus einem 32 KByte großen Ausführungs-Cache und einen ebenfalls 32 Bit großen Daten-Cache zusammen.
Neu: Verbesserte Virtualisierung
Neu: FSB1600
Als weitere Entschärfung des FSB-Engpasses dient zudem ein 24 MByte großer Snoop-Filter im Seaburg Chipsatz. Allerdings stellt sich die Frage, ob ein weiterer Zwischenspeicher nicht dem Konzept der Fully-Buffered DIMMs widerspricht.
Die Integration von 24 MByte Speicher in den Chipsatz dürfte sich zudem recht deutlich auf dessen Stromverbrauch und Abwärme auswirken, Intel konnte uns leider keine TDP für den Seaburg-Chipsatz nennen. Auch die Frage, wann der Frontsidebus der Desktop-Plattform auf 1600 MHz beschleunigt wird, blieb unbeantwortet. Es ist allerdings bekannt, dass Anfang 2008 ein Chipsatz namens X48 erscheinen wird und dieser soll als einzige Neuerung zum X38 über eine Validierung für FSB1600 verfügen. Wenn dem tatsächlich so sein sollte, wird Intel sicherlich auch rechtzeitig für die passenden CPUs sorgen.
1. 15 Monate Core-Mikroarchitektur |
|
||||||||||||||||||||||||||||||||||||||||||||||||||||||||
![]() |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
|
| |||||||
![]() |
![]() |
© copyright 1998-2008 by Dipl.-Ing. Michael Doering
www.Au-Ja.de / www.Au-Ja.org / www.Au-Ja.com / www.Au-Ja.net ist eine Veröffentlichung von Dipl.-Ing. Michael Doering.
Alle Marken oder Produktnamen sind Eigentum der jeweiligen Inhaber. Alle Inhalte spiegeln die subjektive Meinung der jeweiligen Autoren wieder und sind geistiges Eigentum der Autoren. Alle Angaben sind ohne Gewähr! Die Veröffentlichung aller Inhalte (auch auszugsweise) ist nur mit ausdrücklicher, schriftlicher Genehmigung erlaubt. Die Verwendung von kurzen Ausschnitten für Nachrichten-Ticker und Ähnliches ist hiervon ausdrücklich ausgenommen!
Haftungsausschluss: Wir distanzieren uns ausdrücklich von den Inhalten fremder Webseiten, die via Hyperlink von unserer Veröffentlichung aus verknüpft sind. Obwohl wir bei der Erstellung derartiger Verknüpfungen den Inhalt der fremden Webseiten auf seine Rechtskonformität hin prüfen, unterliegen sowohl die Inhalte von Internetveröffentlichungen als auch die Rechtsauffassung der Gerichte in Deutschland und Europa einer fortwährenden Veränderung und Überarbeitung. Obwohl wir viele dieser Verknüpfungen regelmäßig überprüfen, kann es dennoch zu einer Verknüpfung auf Inhalte kommen, die mit der deutschen oder europäischen Rechtssprechung in Widerspruch stehen. Bitte weisen sie uns auf eine solche Verknüpfung hin, wir werden sie dann umgehend entfernen [Kontakt]. Für den Inhalt verknüpfter Seiten sind alleine deren jeweilige Betreiber verantwortlich, wir haben keinerlei Einfluß auf diese Inhalte! Bitte lesen sie hierzu auch unser Impressum! |